Il lavoro presenta due celle di addizione complete ad alta velocità e basso consumo progettate con strutture logiche interne alternative, stili logici Gate Diffusion Input (GDI) e stili logici CMOS ibridi per ridurre il Power Delay Product (PDP). Questo modulo adder è stato progettato per essere a basso consumo, ad alta velocità e con swing a piena tensione. Il primo progetto utilizza una logica ibrida. Il secondo progetto elimina la necessità di porte XOR/XNOR per la progettazione di celle di addizione complete e utilizza GDI (Gate-Diffusion-Input) per fornire un componente digitale a basso consumo, ad alta velocità e a piena tensione. Il lavoro confronta la velocità e il consumo di energia di altri sommatori completi a bassa densità. Tutti i full adder sono stati progettati con tecnologia a 180 nm e testati utilizzando un banco di prova completo che ha misurato la corrente in-out e la corrente di alimentazione. Le simulazioni dovrebbero dimostrare che il full addder proposto ha un vantaggio di PDP dell'80% rispetto alla sua controparte.

Signora M.Kalaiyarasi, Professore assistente, Istituto di tecnologia Bannari AmmanR.Saravanan, Professore assistente, Collegio di ingegneria di MuthayammalP.Prabhu, Responsabile di progetto, HCL Technologies